四．基于ASIC/FPGA的方案的好處
ASIC和FPGA 半導體技術切實降低了元件功耗、增加了密度。用這些技術生成的系統(tǒng)的容量要比傳統(tǒng)技術生成的系統(tǒng)大一個數量級，并且能和現有的DSP技術的系統(tǒng)相兼容，這些好處在提供新的和改進的業(yè)務時能降低總成本，非常有利于這種新技術的推廣。
1．增加密度和擴大容量
和大部分基于處理器實現的打包/匯聚功能不同，ASIC/FPGA聯合處理器能夠同時處理數千個語音通道信號，并且在發(fā)送和接收處理時確實沒有處理延時。同時，ASIC/FPGA技術實現的系統(tǒng)吞吐量要比基于處理器的系統(tǒng)高一個數量級。此外，由于ASIC/FPGA聯合處理器的獨特內部結構，能使這種系統(tǒng)線性擴容到很大的容量。
2．提高性能
對于壓縮和回聲抑制功能來說，ASIC聯合處理器的實現明顯要比DSP實現在密度、能耗、成本方面具有更好的效能。即使考慮上DSP供應商由于硅半導體制造技術的進步而改善了DSP的性能，硬件的ASIC聯合處理器的實現方式在性價比方面仍有10倍的優(yōu)勢。這主要有兩個原因：
● 生產ASIC要比生產處理器用更少的硅：
● 用于特定任務的、專用的、基于硬件的算法可以得到很好的優(yōu)化，運行會更高效，而通用DSP設計用于支持太多的功能，沒法對特定任務進行優(yōu)化。
（請參看補充材料＜為什么ASIC/FPGA總有高性能和低成本＞)。
顯然，基于硬件的聯合處理器比純軟件的實現在性能上有很大的改進，這正是PC視頻聯合處理器能迅速占領市場的主要原因，因為在過去的四分之一世紀里由通用處理器實現的視頻處理，和這種聯合處理器的實現相比有巨大的性能差距。從長遠發(fā)展的角度看，當某些業(yè)務功能需要更強的計算能力時，使用專用基于硬件的聯合處理器就比使用通用處理器更具有工程上和經濟上的意義。當前，系統(tǒng)構筑師和工程師們在設計未來的高密度VoP網關和交換機時，就面臨這樣的問題。
由于在增加密度和提高性能方面的出色表現，導致了每通道成本的下降，這成為ASIC/FPGA技術能廣泛應用于簡單語音編碼器、協(xié)議支持和回聲抑制的有力依據。圖6顯示了在各種網關應用中，ASIC/FPGA方案比DSP或VP方案每端口成本節(jié)省的比例。目前可用的ASIC聯合處理器能實現G.711（無壓縮）和G.726（2/4:1壓縮算法）功能，這種實現的成本要比用DSP或VP實現低得多。這一配置的VP實現要比DSP實現節(jié)省33%-60%的成本，而ASIC實現戲劇性地降低了成本，只有VP實現成本的1/10到1/6。類似地，G729a（8：1壓縮比）和AMR（用于3G無線的適應性多比率壓縮）的實現只需要1/17-1/13的成本。（基于最新的ASIC設計可行性分析而作的估計――不包括G.729a版權所涉及的硬成本)。這就很容易看出NPN網關開發(fā)商為什么會轉移到基于ASIC的設計上來。
|
相對每端口節(jié)約的成本
|
|||
|
配置
|
VP比DSP
|
ASIC比DSP
|
ASIC比VP
|
|
G.711
打包 回聲抑制 |
0－30％
|
10倍
|
6－10倍
|
|
G.726
打包 回聲抑制 |
40－60％
|
16倍
|
6－10倍
|
|
G.729a
打包 回聲抑制 |
25－35％
|
17倍
|
10－12倍
|
|
AMR
打包 回聲抑制 |
0－25％
|
17倍
|
13－17倍
|
圖6 DSP、VP和ASIC／FPGA實現的網關每通道成本比較
ASIC使網絡業(yè)務提供商也能從長期運營中得到降低成本的好處，因為能耗和機房租金是運營成本的一大塊，所以降低功耗和增加密度都能為網絡業(yè)務提供商節(jié)約設備運營成本。同時，網絡設備供應商也能節(jié)約生產成本、產品支持成本和保證/維護成本，因為ASIC技術降低了這些工作的勞動強度。(軟件產品和服務需要做更多的工作)。這種節(jié)省還會回饋到網絡業(yè)務提供商那里。
ASIC/FPGA半導體技術的出現，結合原有DSP技術，為下一代接入網關描繪了一幅生動的前景。新的專用聯合處理器為傳統(tǒng)設備提供了兼容的、革命性的解決方案，使得原有功能可以被一個一個地替換，保持系統(tǒng)原有的運作方式，這一解決方案具有重要的經濟意義。
總的來說，ASIC/FPGA方案能為設備供應商帶來好處，并把這些好處延續(xù)到業(yè)務提供商那里，這些好處包括：
● 降低產品成本
● 減少運營成本
● 提供高性能
● 提供高可擴容能力，以滿足迅速增長的用戶需求。
由于在密度、功耗和成本方面具有極為明顯的效益，今天的系統(tǒng)設計師在設計高密度VoP網關和交換機時，沒法不考慮使用ASIC和FPGA技術。
NMS通信公司在其產品應用ASIC/FPGA技術方面處于領先的地位。在公司的PowerAccess系列寬帶網產品中廣泛使用了ASIC/FPGA技術，為當前的綜合業(yè)務網接入網關在密度、規(guī)模和整體性價比方面獲得明顯的效益。公司將繼續(xù)利用ASIC技術，在整個產品線中開發(fā)新的功能。請登錄公司網站
www.nmscommunications.com了解詳細信息。
要搭建高密度的VoP網關和交換機，必須用某種形式的硅半導體技術來實現三個基本功能：打包/匯聚/仲裁、回聲抑制和壓縮。
1. 打包／匯聚／仲裁
打包、匯聚和仲裁專注于將數字語音打包成數據包和在數據包內進行格式處理，數字化語音可以是壓縮的，也可以是非壓縮的。
打包是指從TDM（時分多路復用）源取出數字化非壓縮語音流，把它們安排到一個個的數據包里，提供給VoIP、VoATM或其它網絡設備作后續(xù)處理。與打包對應的另一端處理是解包。目前，一般使用通用或RISC處理器以單獨（也就是PowerPC或其它派生處理器）或嵌入的方式（也就是在ASIC之內）實現這一功能。
匯聚是指取出數字化語音（是已經用DSP或VP壓縮到數據包內的IP或ATM流），并重新組合成完整的數據包，提供給VoIP、VoATM或類似的網絡設備作后續(xù)處理。這一功能同樣使用通用處理器以單獨或嵌入的方式來實現。
仲裁是指取出承載壓縮或非壓縮語音的、使用特定加密和格式化協(xié)議的數據包，并把它們以線速轉換成其它協(xié)議。在3G無線網關里，仲裁取出無線網格式（就是ATM格式）的包重新格式化成IP格式的包。由于匯集的無線/IP業(yè)務非常新，目前還沒有專門的芯片用于這一功能。
2． 回聲抑制
回聲抑制是指在語音通道中消除回聲的能力。在傳統(tǒng)的有線電話系統(tǒng)，一旦通話雙方中的一方掛上普通模擬電話機，另一方就能聽到一個明顯的回聲，包括99%的有線電話，或者說是所有的家庭電話，都會產生這樣的回聲。當說話的聲音和返回的回聲延遲大于25ms時，回聲就顯得令人煩惱。
在傳統(tǒng)的有線電話系統(tǒng)中，只有通話距離3000公里以上，回聲延遲才會大于25 ms。這種呼叫在傳統(tǒng)電話呼叫中少于1%。為了解決這一回聲問題，長途電話運營商在長途電路中安裝了回聲消除器（如跨洲電路、跨國電路或衛(wèi)星電路）。通話回聲的控制在早期是通過避免通話雙方同時說話來實現的，但這會導致通信的延遲和間斷。大部分的無線網絡都采用了新的回聲抑制技術代替舊的回聲控制技術，從而解決了這一問題。但與一些未發(fā)展起來的國家的通話質量仍不理想，無線用戶在多個無線系統(tǒng)反復認證時也有類似情況，效果就和在一個混合網通話一樣。
在VoP電話系統(tǒng)中，要求100%地消除由于人為延遲而引起的在通信話路上的回聲。因此，在未來的十年里，回聲抑制技術在電話系統(tǒng)中的應用會經歷100倍的迅猛增長，成為VoP市場里獲得成功的重要技術。目前普遍使用單獨的或嵌入式的（VP）DSP來實現回聲抑制功能。
3． 壓縮
未壓縮的數字化語音通常需要64千比特每秒（kbps）的數據傳送速率。當VoP技術最初在二十世紀九十年代中葉推出的時侯，壓縮是非常重要的，因為那時最快的電話調制解調器只有28
kbps。各種語音編碼技術，如：ITU G.726，G.723，G.729，G.728就是在那些年頭里開發(fā)出來的，用于提供高達8:1甚至更高的壓縮率，以減少傳送所需的帶寬。
然而，隨著越來越來多的寬帶基礎設施投入使用，VoP系統(tǒng)對壓縮的實際需求越來越少。本地接入系統(tǒng)也在得到推廣應用，包括工作在384kbps甚至更高速率的DSL和接近1Mbps的電纜調制解調器。長途傳輸和大城市數字網由于配備了DWDM（密集波分復用）光傳輸系統(tǒng)，使得帶寬爆炸式增長。舉例來說，現在VoDSL網不配置壓縮功能或只配置最低限度的壓縮功能（ADPCM2:1）。這是因為壓縮不但要增加成本，而且還會產生延時和其它影響語音質量的問題（比如：代碼轉換限制）。這些問題嚴重限制了網絡傳遞和維持語音質量的能力，特別是對復雜的、多運營商的混合網絡來說，更是這樣。
在未來十年中，壓縮有可能保住其重要性的唯一語音市場是無線市場。相對于有線系統(tǒng)而言，這種媒介的可用帶寬永遠是有限并且昂貴的。目前，回聲抑制和壓縮功能一般都由DSP以單獨或嵌入方式實現。
4． 每種VoP功能的成本構成
如圖4所示，是一個典型VoP系統(tǒng)大約的相對成本構成。第一根柱圖代表無壓縮語音業(yè)務，而第二根柱圖代表壓縮語音業(yè)務。這個柱形圖說明：回聲抑制和壓縮是實現這類網關的語音處理技術中成本最高的兩個功能。如果這兩種業(yè)務功能通過某一技術實現而能在密度和功耗方面得到一個數量級性質的改善，那麼人人都能從中受惠。
圖4 VoP網關功能的相對成本構成
ASIC/FPGA設計的兩個固有特征是：硬件實現和基于硬件的算法。這使得這些技術能為VoP網關功能帶來高性能和低成本。
1. 硬件實現
特定功能的硬件實現（就是門一級的設計）相對于軟件實現（基于處理器的設計）來說，總是會有實質性的經濟實惠和顯蓍的性能提高。這是因為：在硬件實現中象程序存貯器和程序控制邏輯那樣的處理元素都不再需要，并行而且高速流水線式的運行單元的實現簡單并且可以高度優(yōu)化，算術運算單元（ALU）可以根據運算的種類和大小充分優(yōu)化。就象搭便車一樣，由硬件實現獲得的性能效益也可以通過把軟件實現移植到下一代的硅半導體技術（比如從0.18微米轉移到0.13微米）來獲得。DSP目前正是從這種半導體技術優(yōu)勢獲益，而ASIC技術所采用的半導體技術要滯后一代。但由于它使用了基于硬件的算法而得到了補嘗，并在總成本和性能上有更大的優(yōu)勢。
2. 基于硬件的算法
由于DSP算法設計用于各種廣泛的應用――語音信號處理、調制解調器、傳動系統(tǒng)，各種工業(yè)應用、消費品應用，等等――它們的結構設計要考慮到所有這些應用需求，在那些經常會有嚴重分歧的需求上做出合理的折衷。為了盡可能滿足最大范圍的應用，必須在偏愛計算引擎還是內部程序和數據存貯器上做平衡，所以某些可用算法在DSP不能得到很好的支持，或根本就不支持。
特定功能的ASIC或FPGA實現就不受這些限制，所以，通過建立專門的硬件來實現信號處理功能或算法，要比通過軟處理器的方式實現提高10到100倍的效能。
3. 實現例子
一個很好的例子就是G.726 ADPCM壓縮功能的實現�，F有一般用于VoP系統(tǒng)的高級通用DSP（如TI5441），由于它支持許多VoP功能的多功能性，能夠同時處理大約50個話音通道的ADPCM壓縮（和解壓縮）。這樣的DSP支持的密度性能大約是每平方毫米硬件面積一個話音通道。比較而言，一個完全由硬件實現的ADPCM功能支持的密度性能大約是每平方毫米硬件100個話音通道，這比典型的DSP實現有100倍的性能提高！利用基于硬件的ASIC和FPGA聯合處理器來實現其它的壓縮和回聲抑制功能，會得到類似的效能。